Über die Stelle
Rollentitel: Halbleiter-Yield-/Defekt-Ingenieur (Wafer-Fab, SEM-Defektreview)
Rollentyp: Auftragnehmer
Standort: Remote
micro1 sucht Halbleiter-Yield-/Defekt-Ingenieure (Wafer-Fab, SEM-Defektreview) zur Unterstützung eines Kundenprojekts mit Fokus auf die Weiterentwicklung der Analytik in der Halbleiterfertigung. In dieser Rolle bringen Sie Ihre Expertise ein, um die Entwicklung nächster KI-Generationen zu unterstützen. Ihre Arbeit prägt, wie Modelle durch hochwertige Eingaben aus der Praxis lernen, schlussfolgern und performen. Vorkenntnisse in KI sind nicht erforderlich — Ihr Fachwissen zählt. Diese Möglichkeit ist ideal für Expertinnen und Experten für Yield, Defekte oder Prozessintegration mit direkter praktischer Erfahrung in Wafer-Fab-Produktionsumgebungen, insbesondere solche, die mit Anlagen vertraut sind, die eigene Sortierflächen betreiben. Ausgeschiedene oder ehemalige Fab-Ingenieure sind ausdrücklich eingeladen, teilzunehmen und ihre wertvolle Erfahrung einzubringen.
Leistungsumfang
- Durchführung von SEM-Defektreviews (Rasterelektronenmikroskop) und präzise Klassifizierung von Defekten, die in Waferfertigungsprozessen beobachtet werden.
- Interpretation und Analyse von Yield-Verlustmechanismen sowie Korrelation von Defektmustern mit prozessbezogenen Problemen.
- Bewertung von Excursion-Ereignissen und fundierte Empfehlungen für Lot-Hold oder -Freigabe auf Basis empirischer Evidenz und bewährter Branchenpraktiken.
- Prüfung, Interpretation und Annotation von Wafer-Sortier- und Testflächen-Daten, einschließlich Bin-Maps und parametrischer Datensätze.
- Identifizierung von Defekt-Paretos und Beitrag zur Quellenzuordnungsanalyse zur Rückverfolgung von Ursachen.
- Dokumentation von Beobachtungen, Kommunikation technischer Erkenntnisse und Bereitstellung umsetzbaren Feedbacks in klarer, prägnanter schriftlicher und mündlicher Form zur Integration in KI-Lernmodule.
Bevorzugte Qualifikationen
- Umfangreiche praktische Erfahrung in Wafer-Fab-Umgebungen mit Schwerpunkt auf SEM-basiertem Defektreview und Yield-Analyse.
- Nachgewiesene Expertise in Produktions-Fabs mit integrierten Sortier-/Testflächen; Erfahrung ausschließlich in Forschungs-Reinräumen qualifiziert nicht.
- Kenntnisse in Defektklassifizierungsmethoden, Excursion-Management und Yield-Verbesserungsstrategien.
- Ausgeprägte Fähigkeit zur Analyse von Wafer-Sortier-/Bin-Daten und zur Interpretation von Testflächen-Kennzahlen zur Unterstützung von Defekt- und Yield-Untersuchungen.
- Hervorragende schriftliche und mündliche Kommunikationsfähigkeiten, um komplexe technische Konzepte unterschiedlichen Zielgruppen verständlich zu erklären.
- Hintergrund in Prozessintegration oder Defekt-/Yield-Engineering bei großen Halbleiterfertigungsanlagen.
- Erfahrung als ausgeschiedener oder ehemaliger Fab-Ingenieur gilt als wertvolle Bereicherung.