Ingénieur en conception front-end

À propos de Turing

Basée à San Francisco, en Californie, Turing est le principal accélérateur de recherche mondial pour les laboratoires d’IA de pointe et un partenaire de confiance pour les entreprises mondiales qui déploient des systèmes d’IA avancés. Turing accompagne ses clients de deux manières : premièrement, en accélérant la recherche de pointe avec des données de haute qualité, des pipelines d’entraînement avancés, ainsi que des chercheurs en IA de premier plan spécialisés dans le codage, le raisonnement, les STEM, le multilinguisme, la multimodalité et les agents ; et deuxièmement, en appliquant cette expertise pour aider les entreprises à transformer l’IA, de la preuve de concept en intelligence propriétaire, avec des systèmes qui fonctionnent de manière fiable, produisent un impact mesurable et génèrent des résultats durables sur le P&L

Présentation du rôle

Nous créons des données d’entraînement et des benchmarks d’ingénierie matérielle pour les laboratoires d’IA de pointe. En tant qu’ingénieur en conception front-end, vous transformez du travail RTL réel en tâches qui mesurent la capacité des modèles d’IA à concevoir du matériel : chaque tâche comporte une spécification, une conception de départ, une solution de référence et les tests qui l’évaluent. Dans ce parcours, vous construirez les tâches de conception elles-mêmes : des problèmes de conception RTL, de correction de bugs et de PPA (puissance, performance, surface) sur de l’IP réelle, évalués avec les mêmes flux de simulation, de synthèse et de vérification d’équivalence que ceux utilisés pour le tape-out des puces. Il s’agit fondamentalement d’un rôle de conception front-end : vous écrivez du RTL, le faites passer par une synthèse commerciale et open source, et pouvez expliquer pourquoi la surface, le timing et la puissance ont donné ces résultats. Les artefacts que vous produisez deviennent la vérité terrain à partir de laquelle ces modèles apprennent et par rapport à laquelle ils sont évalués. Vos spécifications, solutions de référence et tests façonnent ce que la prochaine génération de modèles apprend sur la conception numérique ; chacun doit donc résister au même examen qu’une conception destinée au tape-out.

À quoi ressemble le quotidien ?

• Créer des tâches de conception : transformez de l’IP réelle en tâches précises de conception RTL, de correction de bugs et d’optimisation PPA : la spécification, le point de départ et une solution de référence qui répond à toutes les exigences.
• Fixer le niveau d’exigence PPA : lancez des synthèses commerciales et open source pour établir des références de surface, de puissance et de timing, et définissez des objectifs qui récompensent une véritable ingénierie plutôt que des réglages d’outils dus à la chance.
• Prouver la correction : construisez les tests cachés et les vérifications d’équivalence qu’une solution doit réussir, afin qu’aucune conception ne puisse sacrifier la fonctionnalité pour obtenir un meilleur chiffre.
• Mettre vos propres tâches à l’épreuve : attaquez chaque tâche comme le ferait un modèle (logique supprimée, failles dans les contraintes, coins non testés) et comblez les lacunes avant sa livraison.

Exigences

• Formation : licence/master en génie électrique, électronique ou informatique, ou expérience pratique équivalente.
• Expérience : 3+ ans de conception numérique front-end sur des projets ASIC ou FPGA, du RTL à la synthèse.
• Conception RTL : maîtrise de Verilog / SystemVerilog : microarchitecture, chemins de données, FSMs, pipelines, FIFOs, traversées de domaines d’horloge et clock gating.
• Synthèse et PPA : synthèse logique pratique avec contraintes de timing. Vous lisez les rapports de timing et de qualité des résultats et savez quel changement de RTL ou de contrainte fait évoluer la surface, le timing ou la puissance.
• EDA commercial : synthèse commerciale pratique en industrie, recherche ou dans le cadre de projets : Cadence Genus, Synopsys Design Compiler / Fusion Compiler ou, pour les cibles FPGA, AMD Vivado (y compris les flux Vitis HLS).
• EDA open source : synthèse open source pratique avec Yosys, directement ou via un flux OpenLane / LibreLane, et simulation open source avec Icarus Verilog ou Verilator, directement ou sous cocotb.
• Vérification : bancs de test auto-vérifiants en cocotb (Python) ou SystemVerilog, et débogage au niveau des formes d’onde.
• Scripting : Python et Tcl pour l’automatisation des flux ; à l’aise dans des environnements Linux, Git et basés sur Docker. C’est ainsi que chaque tâche s’exécute.

Avantages du freelancing avec Turing

• Travailler dans un environnement entièrement à distance.
• Possibilité de travailler sur des projets d’IA de pointe avec des entreprises de premier plan dans les LLM.

Détails de l’offre

• Engagements requis : minimum 40 heures par semaine avec un chevauchement quotidien de 4 heures avec PST.
• Type d’engagement : mission de contractant (sans congé maladie ni congé payé)
• Durée du contrat : 2 mois (ajustable selon l’engagement)
• Localisation :

Processus d’évaluation

• Entretien de livraison