关于此职位
机会概览
Handshake 正在寻找经验丰富的半导体与芯片设计工程师，通过灵活的兼职合同工作支持 AI 研究。这不是传统的工程岗位——你将运用在芯片设计、EDA、VLSI、半导体工艺工程或验证方面的实际行业经验，评估 AI 生成的内容并提供反馈，帮助 AI 像执业芯片工程师一样推理。
这是一个持续进行的、基于项目的机会，你可以与当前工作同时进行。
你将做什么
创建专家级的半导体与芯片工程问题和场景，植根于真实的设计、验证、实现、制造和流片工作流程
审查 AI 生成的回答的技术准确性、实际可行性，以及与行业标准和工程实践的一致性
评估涉及数字和模拟 IC 设计、RTL、验证、物理设计、EDA 流程、半导体工艺及相关主题的设计、方法、假设和建议
评估 AI 在综合、仿真、时序分析、物理实现、设计规则检查、版图、验证和流片等领域生成的技术工作
提供清晰、结构化的书面反馈，帮助改进 AI 模型性能
按自己的节奏完成任务，没有固定时间表或最低工时要求
项目详情
可在任何地点远程、异步工作。
自行安排时间，无最低时间要求。
项目分配取决于当前可用性。如果此机会已满，其他项目将很快开放。
任职资格
理想候选人需满足以下全部三项：
行业经验 — 2 年以上芯片设计、半导体或相关工程领域的行业实操经验
学位 — 电气工程、电子工程、计算机工程或密切相关领域的硕士或博士学位。电气或计算机工程学士学位若搭配较强的行业经验也符合条件
芯片与半导体专业知识 — 在以下一个或多个领域展现出深度：
数字或模拟 IC 设计
VLSI 与 RTL 设计
功能验证或形式验证
物理设计、布局布线与时序收敛
EDA 工具与半导体设计流程
半导体制造与工艺工程
可测性设计（DFT）、综合或实现
版图、设计规则检查与流片
ASIC、SoC、FPGA 或相关芯片开发
附加资格
这些不是必需的，但会增强你的申请：
熟练使用行业标准的 EDA 和芯片设计工具，如 Cadence Virtuoso、Innovus、Synopsys Design Compiler、PrimeTime、VCS、Mentor/Siemens Calibre、ModelSim/Questa、Vivado、Quartus 或同类工具
具有 Verilog、SystemVerilog、VHDL、SPICE 或其他硬件描述和电路仿真语言的经验
具有综合、静态时序分析、布局布线、物理验证、DRC/LVS、寄生提取或其他生产半导体工作流程的经验
具有形式验证、UVM、仿真、覆盖率分析或其他验证方法论的经验
具有半导体工艺技术、代工厂设计规则、PDK、良率分析或工艺集成的经验
在半导体制造商、芯片设计公司、EDA 公司、工程咨询公司或 Intel、NVIDIA、AMD、Qualcomm、Broadcom、Apple、Arm、Synopsys、Cadence 或 Siemens EDA 等知名雇主的工作经验
所有申请人的必备条件
居住在美国
较强的书面沟通能力和对细节的关注
能够清晰解释复杂的半导体和芯片设计概念
能够在远程、异步环境中独立工作