Ingeniero de diseño front-end

Acerca de Turing

Con sede en San Francisco, California, Turing es el principal acelerador de investigación del mundo para laboratorios de IA de vanguardia y un socio de confianza para empresas globales que implementan sistemas de IA avanzados. Turing apoya a sus clientes de dos maneras: primero, acelerando la investigación de vanguardia con datos de alta calidad, pipelines de entrenamiento avanzados y los mejores investigadores de IA especializados en programación, razonamiento, STEM, multilingüismo, multimodalidad y agentes; y segundo, aplicando esa experiencia para ayudar a las empresas a transformar la IA de una prueba de concepto en inteligencia propia, con sistemas que funcionan de forma fiable, ofrecen un impacto medible y generan resultados duraderos en la cuenta de resultados (P&L)

Descripción del puesto

Creamos datos de entrenamiento y puntos de referencia de ingeniería de hardware para laboratorios de IA de vanguardia. Como ingeniero de diseño front-end, convertirá trabajo real de RTL en tareas que miden qué tan bien diseñan hardware los modelos de IA: cada tarea tiene una especificación, un diseño de partida, una solución de referencia y las pruebas que la califican. En este nivel, creará las propias tareas de diseño: problemas de diseño RTL, corrección de errores y PPA (potencia, rendimiento, área) sobre IP real, calificados con los mismos flujos de simulación, síntesis y comprobación de equivalencia que se utilizan para el tape-out de chips. Se trata fundamentalmente de un puesto de diseño front-end: usted escribe RTL, lo lleva por la síntesis comercial y de código abierto, y sabe explicar por qué el área, la temporización y la potencia resultaron como lo hicieron. Los artefactos que produzca se convierten en la verdad de referencia (ground truth) con la que aprenden estos modelos y con la que se les mide. Sus especificaciones, soluciones de referencia y pruebas determinan lo que la próxima generación de modelos aprende sobre el diseño digital, por lo que cada una debe resistir el mismo escrutinio que un diseño que va a tape-out.

¿Cómo es el día a día?

• Elaborar tareas de diseño: Convertir IP real en tareas precisas de diseño RTL, corrección de errores y optimización de PPA‑: la especificación, el punto de partida y una solución de referencia que cumpla todos los requisitos.
• Fijar el listón de PPA: Ejecutar la síntesis comercial y de código abierto para establecer líneas base de área, potencia y temporización, y fijar objetivos que premien la ingeniería real y no los ajustes de herramienta afortunados.
• Demostrar la corrección: Construir las pruebas ocultas y las comprobaciones de equivalencia que debe superar una solución, de modo que ningún diseño pueda sacrificar la función por un mejor número.
• Romper sus propias tareas: Atacar cada tarea como lo haría un modelo (lógica eliminada, resquicios en las restricciones, casos límite sin probar) y cerrar las brechas antes de que se entregue.

Requisitos

• Formación: Grado/Máster en Ingeniería Eléctrica, Electrónica o Informática, o experiencia práctica equivalente.
• Experiencia: 3+ años de diseño digital front-end en proyectos de ASIC o FPGA, desde RTL hasta la síntesis.
• Diseño RTL: Dominio de Verilog / SystemVerilog: microarquitectura, rutas de datos, FSM, pipelines, FIFO, cruces de dominios de reloj y clock gating.
• Síntesis y PPA: Experiencia práctica en síntesis lógica con restricciones de temporización. Usted lee los informes de temporización y de calidad de resultados y sabe qué cambio de RTL o de restricciones modifica el área, la temporización o la potencia.
• EDA comercial: Experiencia práctica en síntesis comercial en la industria, la investigación o proyectos: Cadence Genus, Synopsys Design Compiler / Fusion Compiler o, para destinos FPGA, AMD Vivado (incluidos los flujos de Vitis HLS).
• EDA de código abierto: Experiencia práctica en síntesis de código abierto con Yosys, directamente o mediante un flujo OpenLane / LibreLane, y en simulación de código abierto con Icarus Verilog o Verilator, directamente o con cocotb.
• Verificación: Testbenches autocomprobables en cocotb (Python) o SystemVerilog, y depuración a nivel de formas de onda.
• Scripting: Python y Tcl para la automatización de flujos; soltura en entornos Linux, Git y basados en Docker. Así es como se ejecuta cada tarea.

Ventajas de trabajar como freelance con Turing

• Trabajo en un entorno totalmente remoto.
• Oportunidad de trabajar en proyectos de IA de vanguardia con las principales empresas de LLM.

Detalles de la oferta

• Dedicación requerida: Mínimo 40 horas por semana con un solapamiento diario de 4 horas con el horario PST.
• Tipo de contratación: Asignación como contratista (sin cobertura médica ni permisos remunerados)
• Duración del contrato: 2 meses (ajustable según la dedicación)
• Ubicación:

Proceso de evaluación

• Entrevista de entrega