Ingénieur en conception front-end

À propos de Turing

Basée à San Francisco, en Californie, Turing est le principal accélérateur de recherche au monde pour les laboratoires d’IA de pointe et un partenaire de confiance pour les entreprises internationales qui déploient des systèmes d’IA avancés. Turing accompagne ses clients de deux manières : d’abord, en accélérant la recherche de pointe grâce à des données de haute qualité, à des pipelines d’entraînement avancés et à d’éminents chercheurs en IA spécialisés dans le codage, le raisonnement, les STEM, le multilinguisme, la multimodalité et les agents ; ensuite, en appliquant cette expertise pour aider les entreprises à faire passer l’IA du stade de la preuve de concept à celui d’une intelligence propriétaire, avec des systèmes qui fonctionnent de manière fiable, produisent un impact mesurable et génèrent des résultats durables sur le compte de résultat (P&L)

Présentation du poste

Nous construisons des données d’entraînement et des référentiels d’ingénierie matérielle pour les laboratoires d’IA de pointe. En tant qu’ingénieur en conception front-end, vous transformez un vrai travail RTL en tâches qui mesurent la qualité avec laquelle les modèles d’IA conçoivent du matériel : chaque tâche comprend une spécification, une conception de départ, une solution de référence et les tests qui la notent. Dans cette filière, vous construirez les tâches de conception elles-mêmes : des problèmes de conception RTL, de correction de bugs et de PPA (puissance, performance, surface) sur de vrais blocs IP, notés avec les mêmes flux de simulation, de synthèse et de vérification d’équivalence que ceux utilisés pour mettre en production (tape-out) des puces. Il s’agit fondamentalement d’un poste de conception front-end : vous écrivez du RTL, le faites passer par des outils de synthèse commerciaux et open source, et savez expliquer pourquoi la surface, le timing et la consommation sont ce qu’ils sont. Les artefacts que vous produisez deviennent la vérité de terrain à partir de laquelle ces modèles apprennent et sur laquelle ils sont mesurés. Vos spécifications, solutions de référence et tests façonnent ce que la prochaine génération de modèles apprendra de la conception numérique ; chacun doit donc résister au même examen qu’une conception destinée au tape-out.

À quoi ressemble le quotidien ?

• Rédiger des tâches de conception : transformer de vrais blocs IP en tâches précises de conception RTL, de correction de bugs et d’optimisation PPA : la spécification, le point de départ et une solution de référence qui répond à toutes les exigences.
• Fixer le niveau PPA : exécuter des synthèses commerciales et open source pour établir des références de surface, de puissance et de timing, et fixer des objectifs qui récompensent une véritable ingénierie plutôt que des réglages d’outils chanceux.
• Prouver la justesse : construire les tests cachés et les vérifications d’équivalence qu’une solution doit réussir, afin qu’aucune conception ne puisse sacrifier la fonction pour obtenir un meilleur chiffre.
• Casser vos propres tâches : attaquer chaque tâche comme le ferait un modèle (logique supprimée, failles dans les contraintes, cas limites non testés) et combler les lacunes avant sa livraison.

Exigences

• Formation : BS/MS en génie électrique, électronique ou informatique, ou expérience pratique équivalente.
• Expérience : 3 ans ou plus de conception numérique front-end sur des projets ASIC ou FPGA, du RTL jusqu’à la synthèse.
• Conception RTL : maîtrise de Verilog / SystemVerilog : microarchitecture, chemins de données, machines à états finis (FSM), pipelines, FIFO, traversées de domaines d’horloge et clock gating.
• Synthèse et PPA : synthèse logique concrète avec contraintes de timing. Vous lisez les rapports de timing et de qualité des résultats et savez quel changement de RTL ou de contraintes fait évoluer la surface, le timing ou la consommation.
• EDA commercial : synthèse commerciale concrète dans l’industrie, la recherche ou des projets : Cadence Genus, Synopsys Design Compiler / Fusion Compiler ou, pour les cibles FPGA, AMD Vivado (y compris les flux Vitis HLS).
• EDA open source : synthèse open source concrète avec Yosys, directement ou via un flux OpenLane / LibreLane, et simulation open source avec Icarus Verilog ou Verilator, directement ou sous cocotb.
• Vérification : bancs de test auto-vérifiants en cocotb (Python) ou SystemVerilog, et débogage au niveau des formes d’onde.
• Scripts : Python et Tcl pour l’automatisation des flux ; à l’aise dans les environnements Linux, Git et basés sur Docker. C’est ainsi que chaque tâche s’exécute.

Avantages du freelancing avec Turing

• Travail dans un environnement entièrement à distance.
• Possibilité de travailler sur des projets d’IA de pointe avec des entreprises de LLM de premier plan.

Détails de l’offre

• Engagement requis : minimum 40 heures par semaine, avec un chevauchement quotidien de 4 heures avec le fuseau PST.
• Type de contrat : mission en tant que contractuel indépendant (sans couverture santé ni congés payés)
• Durée du contrat : 2 mois (ajustable selon l’engagement)
• Lieu :

Processus d’évaluation

• Entretien de validation (Delivery Interview)