Ingegnere di progettazione front-end

Informazioni su Turing

Con sede a San Francisco, in California, Turing è il principale acceleratore di ricerca al mondo per i laboratori di IA di frontiera e un partner di fiducia per le grandi aziende globali che implementano sistemi di IA avanzati. Turing supporta i clienti in due modi: in primo luogo, accelerando la ricerca di frontiera con dati di alta qualità, pipeline di addestramento avanzate e i migliori ricercatori di IA specializzati in programmazione, ragionamento, discipline STEM, multilinguismo, multimodalità e agenti; in secondo luogo, applicando tale competenza per aiutare le aziende a trasformare l'IA da proof of concept a intelligenza proprietaria, con sistemi che funzionano in modo affidabile, producono un impatto misurabile e generano risultati duraturi sul conto economico (P&L)

Panoramica del ruolo

Creiamo dati di addestramento e benchmark di ingegneria hardware per i laboratori di IA di frontiera. In qualità di front-end design engineer, trasformerà il lavoro RTL reale in task che misurano quanto bene i modelli di IA progettano hardware: ogni task comprende una specifica, un progetto di partenza, una soluzione di riferimento e i test che la valutano. In questo percorso costruirà i task di progettazione veri e propri: problemi di progettazione RTL, di correzione dei bug e di PPA (potenza, prestazioni, area) su IP reali, valutati con gli stessi flussi di simulazione, sintesi e verifica di equivalenza utilizzati per il tape-out dei chip. Si tratta fondamentalmente di un ruolo di progettazione front-end: scriverà RTL, lo porterà attraverso la sintesi commerciale e open source e saprà spiegare perché area, timing e potenza sono risultati in quel modo. Gli artefatti che produrrà diventano la ground truth da cui questi modelli apprendono e rispetto alla quale vengono misurati. Le Sue specifiche, soluzioni di riferimento e test determinano ciò che la prossima generazione di modelli apprenderà sulla progettazione digitale, quindi ciascuno di essi deve resistere allo stesso livello di scrutinio di un progetto destinato al tape-out.

Come si svolge la giornata tipo?

• Redazione dei task di progettazione: Trasformare IP reali in task precisi di progettazione RTL, correzione dei bug e ottimizzazione PPA: la specifica, il punto di partenza e una soluzione di riferimento che soddisfi ogni requisito.
• Fissare l'asticella del PPA: Eseguire la sintesi commerciale e open source per stabilire le baseline di area, potenza e timing e fissare obiettivi che premino la vera ingegneria anziché impostazioni fortunate degli strumenti.
• Dimostrare la correttezza: Costruire i test nascosti e i controlli di equivalenza che una soluzione deve superare, in modo che nessun progetto possa sacrificare la funzione per ottenere un numero migliore.
• Mettere alla prova i propri task: Attaccare ogni task come farebbe un modello (logica rimossa, scappatoie nei vincoli, casi limite non testati) e colmare le lacune prima che venga rilasciato.

Requisiti

• Formazione: Laurea triennale/magistrale in Ingegneria elettrica, elettronica o informatica, oppure esperienza pratica equivalente.
• Esperienza: 3+ anni di progettazione digitale front-end su progetti ASIC o FPGA, dall'RTL alla sintesi.
• Progettazione RTL: Padronanza di Verilog / SystemVerilog: microarchitettura, datapath, FSM, pipeline, FIFO, attraversamenti di dominio di clock (clock-domain crossing) e clock gating.
• Sintesi e PPA: Esperienza pratica di sintesi logica con vincoli di timing. Sa leggere i report di timing e di qualità dei risultati e sa quale modifica dell'RTL o dei vincoli sposta area, timing o potenza.
• EDA commerciale: Esperienza pratica di sintesi commerciale in ambito industriale, di ricerca o di progetto: Cadence Genus, Synopsys Design Compiler / Fusion Compiler oppure, per target FPGA, AMD Vivado (inclusi i flussi Vitis HLS).
• EDA open source: Esperienza pratica di sintesi open source con Yosys, direttamente o tramite un flusso OpenLane / LibreLane, e di simulazione open source con Icarus Verilog o Verilator, direttamente o con cocotb.
• Verifica: Testbench auto-verificanti in cocotb (Python) o SystemVerilog e debug a livello di forme d'onda.
• Scripting: Python e Tcl per l'automazione dei flussi; a proprio agio con Linux, Git e ambienti basati su Docker. È così che viene eseguito ogni task.

Vantaggi della collaborazione freelance con Turing

• Lavoro in un ambiente interamente da remoto.
• Opportunità di lavorare a progetti di IA all'avanguardia con le principali aziende di LLM.

Dettagli dell'offerta

• Impegno richiesto: minimo 40 ore a settimana, con 4 ore giornaliere di sovrapposizione con il fuso orario PST.
• Tipo di incarico: incarico come contractor (senza copertura sanitaria né congedi retribuiti)
• Durata del contratto: 2 mesi (modificabile in base all'andamento dell'incarico)
• Sede:

Processo di valutazione

• Colloquio di delivery (Delivery Interview)